メモリ―キャッシュメモリのセットアソシアティブ方式などメモリの知識。
トップ
情報処理の知識体系
テクノロジ系
コンピュータシステム
コンピュータ構成要素
メモリ
フラッシュメモリなどのメモリの種類やキャッシュメモリのライトバック方式、セットアソシアティブ方式、メモリのアクセス方式であるメモリインタリーブ方式、などメモリの知識をまとめています。
目次
このページの目次です。
1. メモリの種類と特徴
SRAM、フラッシュメモリ、EEPROM、SDRAMなどメモリの種類と特徴をまとめていきます。
DRAM
DRAMはリフレッシュ動作が必要なメモリであり、PCの主記憶として用いられます。
DRAMに関連したIPA情報処理試験の過去問
以下ではDRAMに関連したIPA情報処理試験の過去問とその解説をまとめています。
SRAM
SRAMは、DRAMと比較して、定期的な回復動作が不要なメモリです。
フラッシュメモリ
フラッシュメモリはブロック単位で電気的に内容の消去が行えるメモリです。 USBメモリやSDカードなどの記録媒体に使用されています。
EEPROM
EEPROMとは、不揮発性メモリの一種で、コンピュータなどの電子機器で電源を切っても保持しておくべきデータを格納するのに使われています。 EEPROMは、Electrically Erasable Programmable Read Only Memoryの略です。
SDRAM
SDRAMとは、システムバスに同期して動作するDRAMです。 コンデンサに蓄えた電荷の有無で情報を記憶するメモリです。
SDRAMに関連したIPA情報処理試験の過去問
以下ではSDRAMに関連したIPA情報処理試験の過去問とその解説をまとめています。
PCM
PCMは、Phase-change memoryの略で、相変化メモリ（そうへんかメモリ）と訳され、相変化記録技術を利用した不揮発性メモリです。 結晶状態と非結晶状態の違いを利用して情報を記憶する不揮発性メモリです。
1960年、1970年代に登場し、近年ではフラッシュメモリやDRAM技術が微細化の限界に達しつつある中で再び注目を浴び、研究されるようになっています。
PCMに関連したIPA情報処理試験の過去問
以下ではPCMに関連したIPA情報処理試験の過去問とその解説をまとめています。
2. 主記憶装置の構成
主記憶装置の構成に関連する知識を見ていきます。
ECC（メモリの誤り訂正）
ECCメモリとは、Error Check and Correct memoryの略で、メモリに誤った値が記録されていることを検出し、正しい値に訂正することが出来るメモリです。 高い信頼性を必要とするサーバーなどに多く採用されています。
メモリの誤り制御方式には、ハミング符号などがあります。
ハミング符号
ハミング符号とは、英語でHamming codeといい、情報に冗長ビットを付加する誤り検出訂正方式の１つです。 2ビットの誤りを検出し、1ビットの誤りを訂正することが出来ます。
主記憶装置の構成に関連したIPA情報処理試験の過去問
以下では主記憶装置の構成に関連したIPA情報処理試験の過去問とその解説をまとめています。
3. メモリシステムの構成と記憶階層
記憶階層の構成、キャッシュメモリからデータを主記憶に書き出す方式の種類と特徴、キャッシュメモリからデータを主記憶に書き出す方式についてまとめていきます。
キャッシュメモリ
キャッシュメモリとは、中央処理装置と主記憶装置の間に置かれ、 速度差を補うために利用されるメモリのことをいいます。
CPUがデータを読み出すとき、まず1次キャッシュメモリにアクセスし、 データがない場合は2次キャッシュメモリにアクセスします。
高速な記憶装置
キャッシュメモリは、主記憶やHDDやSSDよりもアクセス時間が最も記憶装置です。
キャッシュメモリの方式
キャッシュメモリの方式には、ライトスルー方式とライトバック方式、セットアソシアティブ方式などがあります。
ライトスルー方式
ライトスルー方式とは、書き込み命令が実行されたときに、キャッシュメモリと主記憶の両方を書き換える方式です。
ライトバック方式
ライトバック方式とは、CPUが記憶装置にデータを書き込む前にキャッシュメモリ（CPUと記憶装置の間で記録を一時的に保管するメモリ）にいったんデータを書き込み、 処理の空き時間ができてからキャッシュメモリから主記憶に書き込む方式です。
ライトバック方式では、同一番地に繰り返して書き込む場合、キャッシュあふれが発生せず、キャッシュメモリにのみアクセスを行うため、主記憶へのアクセス回数は少なくなります。 このため、同一番地に繰り返して書き込む場合は、主記憶へのアクセス回数が少なくて済みます。
セットアソシエイティブ方式
セットアソシアティブ方式( set associative; セット連想方式)は、主記憶のあるブロックを、キャッシュメモリの複数の特定ブロックに対応付ける方式です。
セットアソシアティブ方式では、キャッシュメモリを複数のブロックに分割することで、下位アドレスが同じ複数のメモリ領域に対してキャッシュがヒットするようにします。
物理アドレスに対応するキャッシュメモリ上の位置がセット数ぶんだけ存在するため、そのうちのどこに格納されているかを高速に検索するのに連想メモリを使用します。
メモリシステムの構成と記憶階層に関連したIPA情報処理試験の過去問
以下ではメモリシステムの構成と記憶階層に関連したIPA情報処理試験の過去問とその解説をまとめています。
- 平成31年春 問70 記憶装置―ITパスポート
- 平成30年秋 問65 キャッシュメモリ―ITパスポート
- 平成18年春 問22 キャッシュメモリ―基本情報技術者 午前
- 平成21年度春 問13 キャッシュメモリ（主記憶の対応付け）―応用情報技術者 午前
- 平成20年度秋 問19 キャッシュメモリの書き込み制御（ライトバック方式）―ソフトウェア開発技術者 午前
4. アクセス方式
主記憶装置を高速化するメモリインタリーブ方式についてまとめています。
メモリインタリーブとは
メモリインタリーブとは、主記憶を複数の独立したグループに分け、並列的にメモリアクセスを行うことにより、 データ転送の遅延時間を埋め、メモリのデータ転送を高速化させる技術です。
メモリインタリーブは、英語でmemory interleaveといいます。 主記憶を複数のバンクに分けて、CPUからのアクセス要求を並列的に処理できるようにします。
メモリインタリーブの目的
メモリインタリーブの目的は、複数のバンクに割り振った連続したアドレスにアクセスしたとき、アクセス時間を短くすること、になります。
アクセス方式に関連したIPA情報処理試験の過去問
以下ではアクセス方式に関連したIPA情報処理試験の過去問とその解説をまとめています。
- 平成30年春 問11 メモリインタリーブの説明―応用情報技術者 午前
- 平成21年度春 問11 メモリインタリーブ―応用情報技術者 午前
- 平成30年春 問4 メモリインタリーブの説明―情報処理試験（高度共通）
- 平成28年秋 問4 メモリインタリーブ―情報処理試験（高度共通）
もっと知識を広げるための参考
-
テクノロジ系
情報処理試験対策用のサイトオリジナル教科書をテーマにテクノロジ系の知識をまとめています。
更新履歴
- 2019/6/26 キャッシュメモリについて追記しました。
- 2019/1/13 PCMについて追記しました。
- 2018/12/22 DRAMについて追記しました。
- 2018/11/26 キャッシュメモリについて補足を追記しました。
- 2018/7/21 SRAM、EEPROM、SDRAMについて追記しました。
- 2017/6/8 ECCメモリについて追記しました。
- 2017/6/7 キャッシュメモリについて追記しました。
- 2017/5/12 主記憶装置の構成について追記しました。
- 2017/4/7 ライトバック方式について追記しました。
- 2017/1/9 メモリインタリーブの目的について追記しました。